Hradlo OR , zkráceně jen OR , je logický člen , který realizuje operaci logické disjunkce .
Z pravdivostní tabulky hradla OR vyplývá, že na výstupu hradla bude logická 1, pokud alespoň na jednom ze vstupů hradla bude signál, který odpovídá logické 1.
[ 1]
Pravdivostní tabulka
Vstupy
Výstup
A
{\displaystyle A}
B
{\displaystyle B}
A
∨ ∨ -->
B
{\displaystyle A\lor B}
0
0
0
0
1
1
1
0
1
1
1
1
Schematická značka hradla OR dleANSI/MIL
Schematická značka hradla OR dle International Electrotechnical Commission
Logika hradla
Y
=
A
∨ ∨ -->
B
{\displaystyle Y=A\lor B}
Implementace hradla
Náhrada hradla OR
Hradlo OR je možné v zapojení elektronického obvodu nahradit pomocí hradel NOR nebo NAND .
Hradlo OR
OR pomocí obvodů NAND
OR pomocí obvodů NOR
Řada 4000
4071: 4× hradlo OR se čtyřmi vstupy [ 2]
4072: 2× hradlo OR se čtyřmi vstupy[ 3]
4075: 3× hradlo OR se třemi vstupy[ 3]
Řada 7400
7432: 4× hradlo OR s dvěma vstupy [ 4]
Související články
Externí odkazy
Reference
↑ PECINA, Josef; PECINA, Pavel. Základy číslicové techniky [online]. Pedagogická fakulta Masarykovy univerzity, 2007 [cit. 2021-05-01]. Dostupné v archivu pořízeném dne 2021-04-27.
↑ Datasheet CD4071BC • CD4081BC [online]. Fairchield Semiconductor, 1987-10, rev. 2002-04 [cit. 2021-05-01]. Dostupné online . (angličtina)
↑ a b Datasheet CD4071B, CD4072B, CD4075B [online]. Texas Instruments, rev. 1999 [cit. 2021-05-01]. Dostupné online . (angličtina)
↑ Datasheet sn_7432 [online]. Texas Instruments, rev. 1996 [cit. 2021-05-01]. Dostupné online . (angličtina)