فین‌فت

یکقطعه فین‌فت با دو گیت

یک ترانزیستور اثرمیدان باله‌ای (به انگلیسی: fin field-effect transistor) (اختصاری فین‌فِت) یک قطعه چندگیتی است، یک ماسفت (ترانزیستور اثر میدان فلزی-اکسید-نیم‌رسانا) که روی یک زیرلایه ساخته شده است که گیت در دو، سه یا چهار طرف کانال قرار دارد یا دور کانال پیچیده شده است، یک ساختار گیت دوتایی را تشکیل می‌دهد. به این قطعات نام عمومی «فین‌فت» داده شده است، زیرا ناحیه سورس/درین برجستگی‌هایی (باله) را روی سطح سیلیکون تشکیل می‌دهد. قطعات فین‌فت نسبت به فناوری مسطح سیماس (مکمل فلزی-اکسید-نیم‌رسانا) به طور قابل توجهی کلیدزنی سریع‌تر و چگالی جریان بیشتری دارند.

فین‌فت نوعی ترانزیستور غیر مسطح یا ترانزیستور «سه بُعدی» است.^[۱] این پایه و اساس ساخت قطعات نیم‌رسانای نانوالکترونیک نوین است. ریزتراشه‌هایی که از گیت‌های فین‌فت استفاده می‌کنند برای اولین بار در نیمه اول سال ۲۰۱۰ تجاری‌سازی شدند و در گره‌های فرایند ۱۴ نانومتر، ۱۰ نانومتر و ۷ نانومتری طراحی گیت، غالب شدند.

تاریخ

۲۰ سال پس از نمایش ماسفت برای اولین بار توسط محمد عطاالله و داوون کانگاز آزمایشگاه‌های بل در سال ۱۹۶۰،^[۲] مفهوم ترانزیستور فیلم های نازک با دو گیت توسط اچ آر فارا و آر اف اشتاینبرگ^[۳]، یک گیت دوتایی منتشر شد. ماسفت توسط توشیهیرو سِکیگاوا از آزمایشگاه الکتروتکنیک (ETL) در یک ثبت اختراع در ۱۹۸۰ توصیف ترانزیستور مسطح اکس‌ماس ارائه شد.^[۴] سِکیگاوا ترانزیستور اکس‌ماس را با یوتاکا هایاشی در ETL در سال ۱۹۸۴ ساخت. آن‌ها نشان دادند که اثرات کانال کوتاه را می‌توان با پیچاندن یک سیلیکون روی عایق (SOI) کاملاً تخلیه‌شده بین دو الکترود گیت متصل به هم، به میزان قابل توجهی کاهش داد.^[۵][۶]

نوع اول ترانزیستور فین‌فت «ترانزیستور با کانال خم‌شده» یا «دلتا» ترانزیستور نامیده می‌شد، که اولین بار در ژاپن توسط دیگ ساماتو، تورو کاگا، یوشیفومی کاواموتو و ایچی تاکدا از آزمایشگاه تحقیقات مرکزی هیتاچی در سال ۱۹۸۹ ساخته شد.^[۵][۷][۸]

جستارهای وابسته

• عدد ترانزیستور

منابع

1. "What is Finfet?". Computer Hope. April 26, 2017. Retrieved 4 July 2019.
2. "1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated". The Silicon Engine. Computer History Museum. Retrieved 25 September 2019.
3. Farrah, H.R.; Steinberg, R.F. (February 1967). "Analysis of double-gate thin-film transistor". IEEE Transactions on Electron Devices. 14 (2): 69–74. Bibcode:1967ITED...14...69F. doi:10.1109/T-ED.1967.15901.
4. Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 February 2003). "Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode". TechConnect Briefs. 2 (2003): 330–333.
5. Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. pp. 11 & 39. ISBN 9780387717517.
6. Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). "Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate". Solid-State Electronics. 27 (8): 827–828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
7. Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (December 1989). "A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET". International Technical Digest on Electron Devices Meeting: 833–836. doi:10.1109/IEDM.1989.74182.
8. "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.