Інтерпретатор (шаблон проєктування) Концепція (C++) Операнд Синтаксис та семантика Прологу Transport triggered architecture X86-64 Узгодження імен Позачергове виконання MISC Фізичний процесор Barrel shifter Гарвардська архітектура Процесор цифрових сигналів Індексний регістр Блок генерації адреси Операційний автомат Регістровий файл Spectre (уразливість) ACPI Система на кр…

�исталі Модифікована Гарвардська архітектура Архітектура фон Неймана Процесор Скалярний процесор Пристрій керування NISC ASIP ZISC Cell (процесор) Математичний співпроцесор Конвеєр команд VLIW LGA Модуль передбачення переходів FPGA EPIC Цикл виконання інструкцій Meltdown (уразливість) Мікрокод Час

ова багатопотоковість Функціональний блок процесора Архітектура потоків даних APM Прискорений процесор Спекулятивне виконання Back-side bus 256-бітова архітектура 64 біти 32-бітова архітектура 1-біт архітектура Barrel processor 8-бітова архітектура Архітектура комп'ютера Буфер асоціативної трансляції Мультиплексор NEC V20 Тактова частота 16-бітова архітектура Архітектура системи команд Motorola 6800 Секційний процесор Reduced Inst