테라스케일 (TeraScale )은 ATI 테크놀로지스 /AMD 가 개발한 그래픽 처리 장치 마이크로아키텍처 계열의 코드명이자, 제노스 에 이어 통합 셰이더 모델 을 구현하는 두 번째 마이크로아키텍처 이다. 테라스케일은 오래된 고정 파이프라인 마이크로아키텍처들을 대체하였으며 엔비디아 최초의 통합 셰이더 마이크로아키텍처 테슬라 와 직접 경쟁한다.[ 1] [ 2]
테라스케일은 80 nm, 65 nm 공정으로 제조된 HD 2000 , 65 nm and 55 nm 공정으로 제조된 HD 3000 , 55 nm and 40 nm 공정으로 제조된 HD 4000 , 40 나노미터 공정으로 제조된 HD 5000 , HD 6000 에 사용되었다. 테라스케일은 코드명 "Brazos", "Llano", "Trinity", "Richland"의 AMD 가속 처리 장치 에도 사용되었다. 테라스케일은 이후 그래픽 카드 브랜드들 중 일부에서도 볼 수 있다.
테라스케일은 VLIW SIMD 아키텍처이며, 여기서 테슬라는 RISC SIMD 아키텍처인데 이는 테라스케일의 후속작 그래픽스 코어 넥스트 와 비슷하다. 테라스케일은 HyperZ 를 구현한다.[ 3]
LLVM 코드 생성기(예: 컴파일러 백엔드)는 테라스케일용으로 사용이 가능하지만[ 4] [ 5] Mesa 3D 는 이를 활용하고 있다)
2008년 12월 SIGGRAPH 08 에서 AMD 의 직원 마이크 휴스턴은 테라스케일 마이크로아키텍처의 일부를 설명하였다.[ 6]
FOSDEM09 에서 AMD 기술 파트너 수세 리눅스 의 Matthias Hopf는 R600용 오픈 소스 드라이버 의 프로그래밍에 관한 슬라이드를 발표하였다.[ 7]
테라스케일 2(VLIW5)는 에버그린 시리즈의 GPU로 라데온 HD 5000 시리즈 와 함께 도입되었다.
에버그린 칩:
Cedar RV810
Redwood RV830
Juniper RV840
Cypress RV870
노던아일랜즈 칩 (케이먼 제외):
Caïcos RV910
Turks RV930
Barts RV940
테라스케일 2 IGP를 포함하는 APU:
테라스케일 3(VLIW4)는 노던 아일랜즈 시리즈의 GPU로 라데온 HD 6900 시리즈와 함께 도입되었다. 이전 5-way VLIW 디자인을 4-way VLIW 디자인으로 대체한다.
Cayman
Trinity와 Richland는 테라스케일 3 IGP를 포함한다
2011년 8월 HPG11 에서 AMD 의 직원 마이클 맨터(Senior Fellow Architect)와 마이크 휴스턴(Fellow Architect)은 테라스케일의 뒤를 잇는 마이크로아키텍처 그래픽스 코어 넥스트 를 선보였다.[ 8]
